一、先说说振铃这个问题有多烦人

做硬件工程师这些年，调试开关电源时遇到最多的"疑难杂症"之一就是振铃。你有没有过这种经历：电路明明设计没问题，芯片选型也正确，可开关节点波形一抓出来，满屏都是毛刺和振荡，看着心里发慌。

振铃问题不只是看着不舒服这么简单。它会带来一连串麻烦：EMI辐射超标、系统噪声变大、开关管应力增加、严重的还会导致芯片闩锁甚至炸机。说白了，振铃就是PCB布局给电路埋的一颗雷，早晚要爆。

振铃产生的根本原因是电路中存在的寄生电感和寄生电容形成的LC谐振。当开关管快速切换时，这些寄生效应的能量在电感和电容之间来回交换，就产生了我们看到的振荡波形。明白了这个本质，解决问题的思路就清晰了——要么减小寄生参数，要么给振荡能量找个泄放通道。

今天这篇文章，我结合自己踩过的坑和实际项目经验，整理出5个经过验证的波形优化技巧。这些方法不需要改原理图，只需要调整PCB布局或者加几个被动器件，就能明显改善振铃问题。

二、技巧1：优化PCB布局减少寄生电感

原理说明：

寄生电感是振铃的"帮凶"。走线越长、回路面积越大，寄生电感就越大。开关节点到芯片的走线、从输入电容到开关管的电流回路，这两个地方最容易引入不该有的电感。

实施方法：

第一，缩短开关节点的走线长度。开关管或者芯片的SW引脚到电感的连接线，要尽可能短。这条线是dv/dt最大的地方，走线长度的每一毫米都在贡献寄生电感。

第二，增大走线宽度。走线宽度增加能降低寄生电感，当然也不能走太宽造成浪费，根据电流大小合理选择就行。

第三，把输入滤波电容放在离开关管最近的位置。电流从输入电容出发，流经开关管再回到电容，这个回路的面积要控制到最小。

注意事项：

优化布局的时候，别只盯着开关节点这一段。芯片的GND引脚附近也要处理好，地平面完整性和过孔数量都会影响回路阻抗。有些工程师为了走线方便，在芯片下面故意挖空铜皮，这其实是好心办坏事——芯片底部有专门设计的地焊盘，要让过孔和地平面充分连接。

三、技巧2：合理设计接地回路

原理说明：

地环路是很多人忽略的一个问题。开关电源中有大电流流过的功率地，也有小信号流过的信号地，如果这两个地没有处理清楚，振铃会通过地回路互相"传染"，问题变得更复杂。

实施方法：

单点接地和多点接地各有适用场景。对于功率部分（大电流开关回路），采用就近接地、多点接地的方式，降低回流路径的阻抗。对于小信号部分（采样、反馈、控制电路），采用单点接地，把信号地汇总到芯片的AGND引脚。

功率地和信号地之间通过0Ω电阻或铁氧体磁珠单点连接，而不是直接大面积铺铜连接。这样做的好处是阻断高频噪声从功率地串扰到信号地。

注意事项：

布局上，功率地走线和信号地走线要分区，不要混在一起走。有些新手喜欢把功率地和信号地用同一块铜皮连起来，觉得"都是地，导通就行"。这种做法在低频没问题，但高频下会引入地环路，把振铃问题扩散到整个系统。

四、技巧3：添加RC吸收电路

原理说明：

RC吸收电路本质上是给振荡回路加了一个阻尼电阻。电容提供高频通路，电阻把振荡能量以热量的形式消耗掉，LC谐振的Q值降低，振铃自然就消下去了。

实施方法：

RC吸收电路通常放在开关节点的SW引脚和地之间。电阻R的选择有个经验公式：R ≈ √(L/C)，其中L是回路寄生电感的估计值，C是待选的吸收电容。

实际调试时，建议从较小的电容开始（比如100pF），电阻从几十欧姆起步，一边抓波形一边调整。电容太大影响开关速度，太小又压不住振铃，需要找到平衡点。

吸收电路的器件要靠近SW引脚放置，走线尽量短，优先布在开关节点那一侧。

注意事项：

RC吸收不是万能药，它主要解决的是高频振铃。如果你的电路在100kHz左右就有大振幅振荡，那问题可能出在布局本身，单纯加RC效果有限。还有，吸收电阻要选择合适功率的，别买了个0805封装的1/8W电阻，结果一开机就冒烟。

五、技巧4：选择合适的栅极电阻

原理说明：

栅极电阻控制的是MOSFET的开关速度。电阻越大，MOSFET开启和关断的时间越长，dv/dt和di/dt越小，振铃的激励就弱一些。但栅极电阻太大又会增加开关损耗、降低效率，还可能导致MOSFET进入线性区而发热。

实施方法：

栅极电阻的阻值一般在几欧姆到几十欧姆之间。对于低压MOSFET（30V以下），栅极电阻可以小一些，比如2.2Ω、4.7Ω。对于高压MOSFET（100V以上），栅极电阻可以适当增大到10Ω、22Ω。

有些设计会用一个二极管和电阻并联，实现快充慢放的驱动方式——MOSFET开启时走二极管路径（快速），关断时走电阻路径（缓慢）。这种设计既能减小关断时的振铃，又不会过多影响开启速度。

注意事项：

栅极电阻的位置很关键，要放在驱动芯片的输出引脚旁边，不要通过长走线连接到MOSFET栅极。如果走线太长，驱动信号本身就会产生振荡。

六、技巧5：使用磁珠或电感抑制高频振铃

原理说明：

磁珠在高频下表现为高阻抗，能把高频噪声和振铃能量消耗掉。相比电阻，磁珠不会降低直流电流通路中的效率——低频信号可以直接通过，高频噪声被阻挡。这种"有选择性地滤波"的特性，让磁珠成为抑制振铃的好帮手。

实施方法：

在开关节点（SW）和电感之间串联一个小磁珠，可以有效抑制开关节点的高频振铃。选型时注意磁珠的额定电流要大于电路的工作电流，阻抗值在目标频率点上要足够大。

如果振铃频段比较固定（比如在10MHz-50MHz范围），用铁氧体磁珠效果比较好。如果需要更宽频段的抑制，可以考虑叠层电感。

注意事项：

磁珠不是加得越多越好。有些工程师恨不得每个节点都加磁珠，结果导致电路工作不正常。磁珠本身有DCR（直流电阻），加在功率路径上会增加损耗。另外，磁珠在饱和时表现为低阻抗，如果流过的电流太大，滤波效果会大打折扣。

七、实战案例：一次典型的振铃优化过程

分享一个我之前做的48V转12V的BUCK电源项目。刚开始调试时，SW节点波形满屏都是高频振铃，频率大概在30MHz左右，幅度有2V多，完全超出芯片 datasheet 的推荐范围。

第一步，我检查了PCB布局，发现输入电容离芯片有点远，回路面积偏大。于是重新布局，把输入电容挪到芯片正下方。

第二步，在芯片引脚附近补了一些过孔，让GND回流路径更顺畅。

做完这两步，振铃幅度从2V多降到了800mV左右，有明显改善，但还没有完全达标。

第三步，在SW引脚加了一个100pF电容加10Ω电阻的RC吸收电路，振铃压到了300mV以内。

第四步，把栅极电阻从0Ω换成了4.7Ω，同时在SW和电感之间串了一个600Ω@100MHz的磁珠。

最终振铃幅度控制在100mV以内，完全满足设计要求。这个案例说明，优化振铃往往是多种手段叠加的结果，单靠某一种方法有时候不够。

八、写在最后

解决开关电源振铃问题，说难也难，说简单也简单。难在它需要你对电路、布局、材料特性都有一定理解，不是看几篇文档就能搞定。简单在它的物理本质很清晰——就是LC谐振，找到振铃的来源和泄放通道，问题就能解决。

我个人的经验是：遇到振铃问题，先从PCB布局入手检查，这是成本最低、效果最明显的优化方向。布局优化做完了如果还不够，再考虑RC吸收、磁珠、栅极电阻这些器件层面的手段。切忌一上来就加一堆器件，不分析根本原因，治标不治本。