在高速信号PCB设计中，过孔（Via）不仅仅是一个电连接通道，更是一个微型的寄生LC电路。过孔带来的寄生电容会导致信号上升沿变缓、阻抗不连续，从而引发信号反射。

要减少过孔的寄生电容，通常需要从物理结构、PCB叠层和工艺三个维度来协同优化。以下是具体、高效的解决策略：

1. 优化过孔的几何尺寸（最直接的手段）

过孔寄生电容的计算公式近似为：

其中：

• $\varepsilon_r$ 是板材的介电常数

• $T$ 是PCB板的厚度

• $D_1$ 是过孔焊盘（Pad）的直径

• $D_2$ 是反垫层（Antipad，即内层铜箔开窗）的直径

通过公式可以看出，我们可以通过以下方式减少 $C$：

• 减小过孔焊盘直径（$D_1$）： 在工艺允许的范围内，尽量使用微孔。例如，将 20mil 的焊盘缩减到 16mil 甚至更小。

• 增大反垫层直径（$D_2$）： 增大内层地/电源铜箔与过孔之间的空隙（Antipad）。增大 $D_2$ 可以有效减小电容，但要注意不能破坏周围地平面的完整性。

2. 控制或消除过孔残桩（Stub）

在多层板中，如果信号从 Top 层穿到第 3 层，那么第 3 层到 Bottom 层之间的过孔部分就变成了“残桩”（Stub）。这段没有电流流过的空置过孔会产生极大的寄生电容和天线效应。

• 采用背钻工艺（Back-drilling）： 在PCB加工完成后，用大一号的钻头将无用的过孔残桩钻掉。这是高速设计中应对 Stub 最常用的王牌工艺。

• 使用盲孔（Blind Via）或埋孔（Buried Via）： 直接从源头避免残桩的产生。虽然成本比通孔高，但在 10Gbps 以上的高速总线中非常划算。

3. 选择低介电常数的板材

从公式中可以看出，寄生电容与板材的介电常数 $\varepsilon_r$ 成正比。

• 普通的 FR-4 板材 $\varepsilon_r$ 通常在 4.2 左右。

• 在高速设计中，推荐采用 Rogers（罗杰斯）、Panasonic Megtron6 等低介电常数（$\varepsilon_r$ 通常在 3.0~3.6 之间）和低损耗的专用高速板材。这不仅能降低寄生电容，还能减少信号传输损耗。

4. 减小PCB板厚

寄生电容与过孔穿过的板厚 $T$ 成正比。如果单板层数不多，在满足机械强度的前提下，尽量选用更薄的核心板（Core）和半固化片（PP），降低整板厚度。

5. 换层设计时的“协同阻抗匹配”

由于过孔的寄生电容会导致该点的特性阻抗变低（通常会跌落到 40$\Omega$ 甚至更低，偏离标准的 50$\Omega$ 或 100$\Omega$），业界常用的做法是“以毒攻毒”——引入寄生电感来抵消电容：

• 配置伴随地过孔（GND Stitching Via）： 在信号过孔旁边放置 1 到 2 个地过孔。这样不仅能为高速信号提供最短的回流路径（减少环路电感），还能调整过孔处的阻抗，使其尽量逼近目标阻抗（例如 50$\Omega$）。

💡 核心设计建议

• 优先度最高： 减小孔径（Pad）并增大反垫层（Antipad）。这是不需要增加任何加工成本就能做到的。

• 高频必选： 信号速率超过 5Gbps 时，严格控制 Stub 长度，优先考虑背钻工艺。

• 回流考虑： 只要信号过孔换层，旁边必须补上地过孔，利用寄生电感来平衡寄生电容带来的阻抗跌落。

•